## PHOTOELECTRIC CONVERTER Patent Number: JP4004682 Publication date: 1992-01-09 Inventor(s): **KUMATORIYA AKIHIKO** Applicant(s): **CANON INC** Requested Patent: Application Number: JP19900105190 19900423 Priority Number(s): IPC Classification: H04N5/335 EC Classification: Equivalents: JP2915483B2 **Abstract** PURPOSE:To simplify an external signal processing circuit in a photoelectric converter subjected to color processing and to provide a function such as improvement of sensitivity by reading each signal stored in plural storage means to a signal output line and applying addition processing to signals on the signal output line. CONSTITUTION: Signal output lines 26-29 connected in common to plural storage means 10-17 storing signals respectively outputted to plural photoelectric conversion elements 2-9 are provided to the photoelectric converter and signals stored in the plural storage means are read to the signal output lines and the signals are added on the signal output lines. Thus, a sum output added when the signal is read from the signal readout section is obtained.

Data supplied from the esp@cenet database - I2

® 日本国特許庁(JP) ⑩特許出願公開

## ② 公開特許公報(A) 平4-4682

⑤Int. Cl. ⁵

勿出

識別記号

庁内整理番号

❸公開 平成4年(1992)1月9日

H 04 N 5/335

E

8838-5C

審査請求 未請求 請求項の数 1 (全8頁)

69発明の名称 光電変換装置

> 頭 平2-105190 20特

願 平2(1990)4月23日 22出

@発 明 者 熊取谷 昭彦 願 人

東京都大田区下丸子3丁目30番2号 キャノン株式会社内

キャノン株式会社 東京都大田区下丸子3丁目30番2号

四代 理 人 弁理士 山下 穣平

1. 発明の名称

光盘变换装置

- 2. 特許額求の範囲
- (1)複数の光電変換要素から出力される伯号を それぞれ蓄積する複数の容積手段と、

この複数の管積手段に共通接続された信号出力 線とを有し、

前記複数の容相手段に習符されたそれぞれの信 号を前記信号出力線に読み出し、前記信号出力線 上で信号の加算処理を行うことを特徴とする光電 变换装置。

3. 発明の詳細な説明

[産祭上の利用分野]

本発明の光質変換装置に係り、特に信号読出部 内で信号を加算して読出すことが可能な光電変換 装置に関するものである。

【従来の技術】

近年、ビデオカメラの小型・殴り化が若しく進 み、需要も増大しつつある。従来からカラービデ

オカメラのカラー化の方式としては単板カラー方 式が主流を占めてきた。

単板カラー方式では、イメージセンサにカラー フィルターを貼り、イメージセンサー出力を信号 処理回路で画像を作っていた。

このような単板カラー方式において、カラー フィルターには、いろいろな方式があるが、色解 **像度の点から、フィールド毎に1行ずらして2行** を加算することにより値号を得る値号読み出し方 法が一般的に用いられていた。例えば、第1 フィールドでは、1行目と2行目、3行目と4行 目、第2フィールドでは2行目と3行目、4行目 と5行目を加算してインターレース動作を行なっ

第8図は従来のイメージセンサーの回路構成図 である。

周図において、1は水平シフトレジスタ、2~ 5はペースに電荷を密積し、エミッタから信号を 読み出すパイポーラ型のセンサ(以下センサーバ イポーラという)、 IO~ I3 はセンサーバイ

ポーラ2~5のペースに習積した信号を読み出す ための容量 Cox、 18~21はセンサーバイポー ラ2~5のペースをリセット電圧V\* にリセット するためのベースリセット用のpMOSトランジ スタ、26はセンサーバイポーラ2、4の信号を 出力する垂直信号線、28はセンサーバイポーラ 3.5の信号を出力する垂直信号線、30,32 は垂直偕号線26、28をリセット電圧Vveにリ セットするための垂直リセット用のMOSトラン ジスタ、38,40は信号を一時智えておく智様 容量 C + 、 3 4 、 3 6 は垂直信号線 2 6 、 2 8 に 出力された信号を蓄積容量でする8、40へ転送 するための転送用のMOSトランジスタ、46は 水平信号線、42,44は蓄積容量C+38, 40に蓄えられた信号を水平信号線46へ出力す るための水平転送用のMOSトランジスタ、47 は水平信号線46をリセット電圧 V Hcにリセット するため水平リセット用のMOSトランジスタ、 48はバッファ・アンプ、49は出力端子であ **5**.

次に、時刻も。において、パルスゥ n cをハイレベルとして、水平出力線46をリセット電圧Vncにリセットする。

次に、時刻 t 。 において、センサーバイポーラ 2、3のエミッタと 蓄積容量 C  $\tau$  38 40 がリセット 電圧 V v にリセットされる。

次に、時刻 t。」において、センサーバイボーラ4、5の信号が蓄積容量 C + 38、40に読み出され、以下上述した動作と同様な動作で水平出力線46に出力される。

### [発明が解決しようとしている課題]

しかしながら、上記従来のイメージセンサでは、2行分の信号を加算する場合にイメージセンサの外部で加算処理をやらわばならず、システム全体の大型化を招き、又、外部回路の調整も必要でコスト高となる問題点があった。

### 【課題を解決するための手段】

本発明の光電変換装置は、複数の光電変換要素から出力される信号をそれぞれ警積する複数の響 様手段と、 上記博成のイメージセンサにおける通常の動作は、第9図のタイミング・チャートによって示される

同図に示すように、まず、時刻も」において、パルス o x ,をミドルレベルからハイレベルとして、ベース電位を C o x 1 0 , 1 1 を通して持ち上げると、センサバイボーラ 2 , 3 のベースに 蓄えられていた信号がエミッタへ銃み出される。 同時にパルス o r をハイレベルとして、垂直出力は2 6 , 2 8 へ出力されていた信号を蓄積容量 C r 3 8 , 4 0 へ転送する。

次に、時刻 tanにおいて、パルス o n nをハイレベルとして、 蓄積容量 C r 38 へ署えられていた信号を水平出力線 4.5 に読み出す。

次に、時刻 t。」において、パルスφ ncをハイレベルとして、水平出力線 4 6 をリセット電圧 V ncにリセットする。

次に、時刻 t。において、バルス e n。をハイレベルとして、管積容量 C - 40 に蓄えられていた信号を水平出力線 46 へ銃み出す。

この複数の警積手段に共通接続された信号出力 線とを有し、

前記複数の容積手段に密積されたそれぞれの信号を前記信号出力線に読み出し、前記信号出力線 上で信号の加算処理を行うことを特徴とする。

なお、本願において、加算処理とは、二つの信 号レベルを加算したものに、ある係数をかけた処 理をいう。

#### 【作 用】

本発明は、複数の蓄積手段に蓄積されたそれぞれの信号を前記信号出力線に読み出し、前記信号 出力線上で信号の加算処理を行うことにより、信 号読出部から信号を読み出す時点で加算された出 力を得られるようにしたものである。

以下、本発明における加算処理動作について図面を用いて説明する。

第6図(A) は本発明の光電変換装置における加算処理動作を説明するための説明図、第6図(B) は従来の光電変換装置における加算処理動作を説明するための説明図である。

取6図(B) に示すように、世来の光電変換数配においては、画素 S、いからの信号と画素 S、いからの信号と画素 S、いからの信号と画素 S、いからの信号とを加算する場合、画素 S、いからの信号ををできる)に 蓄積し (信号 電圧 V、い)、 この信号を水平出力線 S L (寄生 容量を C。とする)に出力した後に、 画素 S・いからの信号を 響積手段 C・いに 蓄積し (信号 電圧 V・い)、 この信号を水平出力線 S L に出力し、外部回路で次のような加算処理を行う。

$$V_{out} = \frac{C_{\tau}}{C_{\tau} + C_{H}} V_{11} + \frac{C_{\tau}}{C_{\tau} + C_{H}} V_{11}$$

一方、第6図(A) に示すように、本発明の光電変換装置においては、 画索S・・からの信号と画索S・・からの信号とを加算する場合、 画案S・・からの信号を蓄積手段C・・ (容量をC・ とする)に 審積 役手段C・・ (容量をC・ とする)に 審積 任任 V・・)、 両信号を水平出力線 S L (寄生容量をC・ とする)に出力して、次のような加算処理を行う。

上記博成の光電変換装置における回路動作を第 2図のタイミングチャートを用いて以下に説明す

まず、時刻 t , において、パルス o z , o z z を ミドルレベルからハイレベルにすると、センサー

$$V_{***} = \frac{C_{7}}{2 C_{7} + C_{8}} V_{11} + \frac{C_{7}}{2 C_{7} + C_{8}} V_{7}$$

このように、本発明においても信号電圧の加算値 (V.,+V.,) に所定の係数をかけた処理、すなわち加算処理が行われる。

#### [ 実施例]

以下、本発明の実施例について図面を用いて説明する。

第1図は、本発明の光電変換装置の第1実施例 の回路構成図である。

なお、第8図に示した構成部材と同一構成部材 については、同一符号を付するものとする。

同図において、1は水平シフトレジスタ、2~9は、ベース領域に光信号を審積し、エミッタへ出力する各々が1画素に相当するセンサーバイポーラ。10~17は、センサーバイポーラ2~9のベースに審積された信号をエミッタへ読み出すための容量 Cox、18~25は、センサーバイポーラのベースをリセット電圧 Vx にリセットするためのpMOSトランジスタ、26、27及び

パイポーラ 2 ~ 5 のペース電位が、容量 C 。 x 1 0 ~ 1 3 を通して持ち上がるため、エミッタから信号が出力される。同時にパルスφィをハイレベルとすると、垂直信号線 2 6 、 2 8 に読み出された信号は審積容量 C ィ 3 8 、 4 0 へ、垂直信号線 2 7 、 2 9 に読み出された信号は審積容量 C ィ 3 9 、 4 0 へ転送される。

次に、時刻 t。において、パルス o r 、 o n i ... o n n を ロ ウ レ ベルと f る と . 信号の 読み 出し は終り、ベース リセット用の p M O S ト ランジスタ 1 8 ~ 2 1 が O N 状態となるのでセンサーバイポーラ 2 ~ 5 のベースはベース リセット 電圧 V 』 に リセット される。

次に、時刻も。において、バルスφκιをハイレベルにすると、MOSトランジスタ42、43が ON状態となり、蓄積容量で、38と蓄積容量 で、39に著えられていたセンサバイボーラ2、 4に対応する信号が加算されて水平出力線46に 出力される。

次に、時刻も。において、パルスゅれをハイレ

ベルにすると、MOSトランジスタ47がON状態となり、水平出力線46がリセット電圧Vャcに リセットされる。

次に、時刻 t。において、時刻 t。のときと同様にしてセンサーバイポーラ 3 、5 に対応する信号が水平出力線 4 6 に出力される。以下時刻 t。 ~時刻 t。まで、順次パルスφα,とパルスφα,によって読み出される行の信号が、2 行加算されて水平保号線 4 6 に出力される。

ると転送用のMOSトランジスタ34~3760 N状態となり、智積容量C: 38~41がリセットされる。

次に、時刻も。において、バルス φ m i , φ m i を ハイレベルからミドルレベルとすると、センサー バイポーラ 2 ~ 5 はベース配位が低下して逆パイ アス状態となり、光信号の蓄積が始まる。

以下、同機動作を続けることにより、2行ずつ 信号が加算され出力される。以上の動作は第1行 目のセンサバイポーラからの信号と第2行目のセ ンサバイポーラからの信号とを加算するものであ

るが、この動作を第1フィールドとする。

次に第2フィールドの回路動作について、第3 図のタイミングチャートを用いて説明する。

第2フィールドの動作は、第2行目のセンサバイポーラからの信号と第3行目のセンサバイポーラからの信号とを加算するものである。

まず、時刻もこにおいて、パルス φ \* \* \* \* φ \* \* \* \* を ミドルレベルからハイレベルにすると、センサーパイポーラ 4 ~ 7 のベース電位が持ち上げられ、エミッタに信号が出力される。このときパルス φ \* もハイレベルになっているのでセンサーバイ ポーラ 4 の信号は蓄積容量 C \* 3 9 に転送され、センサーバイポーラ 6 の信号は蓄積容量 C \* 3 8 に転送される。以下、第1フィールドの場合と同様に蓄積容量 C \* 3 8 と蓄積容量 C \* 3 9 の信号は加算されて水平出力線 4 6 に出力される。

同様にして時刻 tisにおいて、第4行目のセンサバイポーラからの信号と第5行目のセンサバイ

ポーラからの信号が蓄積容量 C+へ読み出され、 以下頭次加算されて、水平出力線 4.6 に出力され

このように本発明の光電変換装置を用いれば、フィールド毎に1行ずらして2行加算が出力できるので、カラーフィルターを貼ったイメージセンサーのインターレース動作が容易に実現でき、後の信号処理も簡易化できる。また2画素加算して読み出すので、固定パターンノイズも減らすことができる効果がある。

第4図は、本発明の光電変換装置の第2実施例 の部分回路構成図である。

第5図は、上記光電変換装置の動作を説明する ためのタイミングチャートである。

本実施例の光電変換装置の特徴とするところは、第4図に示すように、第1図に示した第1 実施例に加えて、切換用の n M O S トランジスタ5 O 、 p M O S トランジスタ 5 1 が設けられていることである。なお、他の構成部材については第1図に示した構成部材と同じなので図示及び説

明を略すものとする。

以下、第5図のタイミングチャートに従って助 作を説明する。

なお、時刻 t setでは、第2図に示したタイミングチャートと同じ動作であり、セシサーバイポーラ2~5の信号を審領容量 C・38~41へ読み出し、センサーバイポーラのベースをリセット電位 V×にリセットする動作が行われる。

次に、時刻もsoにおいて、パルスφxiをロウレベルからハイレベルとし、パルスφx をハイレベルとすると、pMOSトランジスタ51がOFF状態、nMOSトランジスタ50がON状態となって、水平転送用のMOSトランジスタ42~45がON状態となるので、暂積容量Cx38~41に容えられていた個号が加算されて水平出力線46に出力される。

次に、時刻も。、において、バルスゥャcをハイレベルとして、MOSトランジスタ47をON状態として、水平出力線46をリセット配圧V\*cにリセットする。

走査部203によってテレビジョン走査が行なわれる。

水平走査部203から出力された信号は、処理 回路204を通して標準チレビジョン信号として 出力される。

#### [発明の効果]

以上詳細に説明したように、本発明の光電変換 装置によれば、複数の審技手段に審積されたそれぞれの信号を前記信号出力線に競み出し、前記信号出力線上で信号の加算処理を行うことにより、信号競出部から信号を読み出す時点で加算処理が行なえるようになったので、カラー化された光電変換装置における外部の信号処理回路を預易にし、感度アップなどの機能を持たせることができるという効果がある。

次に、時刻 t ュュにおいて、パルスゥ n i をロウレベルからハイレベルとしても、MOSトランジスタ51がOFF状態であるため、水平転送は行なわれない。

次に、時刻 t...において、1 行目と 2 行目センサーバイポーラ 2 ~ 5 のエミック及び資債容量 C., がリセットされる。

以下同様の動作で、時刻 t.からは、センサーバイポーラ6~9の信号が蓄積容量 C 、38~41 へ読み出され、4信号が加算されて水平出力線46に出力される。このような動作によって画素数を1/4にした場合と同じ出力が取り出せる。

以上説明したように、本実施例においては、センサー内部で加算処理が行なわれ、感度が向上するので、低照度時には解像度を落してS/N 比を上げることができる。

第7図は、本発明を適用した固体撥像装置の概略的構成図である。

間図において、光センサがエリア状に配列された撥像素子201は、垂直走査部202及び水平

### 4. 図面の簡単な説明

第1 図は、本発明の光電変換装置の第1 実施例の回路構成図である。

第2図及び第3図は、上記光電変換装置の動作 を説明するためのタイミングチャートである。

第4図は、本発明の光電変換装置の第2実施例の部分回路構成図である。

第5回は、上記光電変換装置の動作を説明する ためのタイミングチャートである。


第6図(A) は本発明の光電変換装置における加算処理動作を説明するための説明図、第6図(B) は従来の光電変換装置における加算処理動作を説明するための説明図である。

第7図は、本発明を適用した固体機像装置の概略的構成図である。


第8図は従来のイメージセンサーの回路構成図 である。


第9図は、従来のイメージセンサーの動作を説 明するためのタイミングチャートである。 1:水平シフトレジスタ、2~9:センサーバイポーラ、10~17:容量Cox、18~25:pMOSトランジスタ、26~29:垂直侶号線、30~33:nMOSトランジスタ、38~41:智禄容量Cr、34~37:転送用のMOSトランジスタ、46:水平信号線、42~45:水平転送用のMOSトランジスタ、47:水平リセット用のMOSトランジスタ、48:バッファアンブ、49:出力端子。

代理人 弁理士 山 下 锒 平





第 2 図







第 5 図













第 7 図



825

30 5

Vvc 0



# CONCISE EXPLANATION UNDER RULE 98

## JP-A-4-4682

This document relates to a photoelectric transducer including a plurality of photoelectric converting elements, a plurality of storing means for storing respective electric signals outputted by the converting elements, a signal output line commonly connected to the plurality of storing means, and a means for reading out the respective electric signals from the plurality of storing means to the signal output line, and adding those electric signals to each other on the signal output line.